한정된 면적에서 트랜지스터 집적도 높이는 기술 기존 수평 방식 넘어 수직으로 트랜지스터 쌓아 핀펫 공정 대비 전력 사용량 최대 85% 절감 삼성전자와 IBM이 수직(vertical) 트랜지스터 아키텍처를 활용한 신규 반도체 디자인(VTFET, Vertical Transport Field Effect Transistors)을 15일 발표했다. 이번에 발표한 신규 디자인은 기존 스케일링 된 핀펫(finFET) 아키텍처 대비 전력 사용량을 최대 85%까지 절감할 수 있다. 그동안 반도체 생산에 적용됐던 무어의 법칙은 현재 빠른 속도로 한계에 직면하고 있다. 점점 더 많은 트랜지스터가 한정된 면적에 포함되어야 함에 따라, 물리적인 면적 자체가 부족해지기 때문이다. 무어의 법칙은 반도체 회로 내 집적되는 트랜지스..
