AI타임스

인텔 10나노와 TSMC 7나노 성능 비슷...나노 단위 기준 업체별로 달라2023년 하반기 생산되는 인텔3부터 EUV 적용GAA와 후면 전력 공급망 기술력 확보...첨단 패키징 리더십도 자신퀄컴과 아마존웹서비스(AWS) 새 고객사로 확보 인텔이 노드명 방식을 바꾼다. 나노미터 단위를 기재하지 않고 '인텔7', '인텔4' 등 뒤에 숫자만 붙이는 방식으로 변경한다. 10나노, 7나노, 5나노 등 나노 단위로 칩의 기준을 나누지 않고 와트당 트랜지스터 성능에 따라 기준을 분류한다. 업체마다 부르는 나노 숫자와 실제 트랜지스터의 게이트 길이가 달라 사용자의 혼란을 줄이겠다는 의도다. 권명숙 인텔코리아 사장은 27일 열린 '인텔 전략 발표 온라인 브리핑'에서 "마이크로 단위였던 공정 노드는 트랜지스터의 소형화에..

반도체 기술경쟁, 초미세공정에서 첨단 패키징으로 확대 AI로 인한 데이터 처리 증가로 첨단 패키징 수요 상승 패키징 기술 발전할수록 칩 사이즈 축소되고 시스템 효율성 높아져 삼성전자·TSMC, 첨단 패키징 기술력 확보에 경쟁적 반도체 기술경쟁이 초미세공장에서 첨단 패키징으로 확대됐다. 인공지능(AI) 시대 진입으로 폭증하는 데이터를 소화할 수 있는 반도체 성능이 요구되면서 반도체 업체들은 '3D 적층기술', '이종 집적화(Heterogeneous Integration) 기술' 등 패키징 기술개발에 속도를 높이고 있다. 패키징은 제조된 반도체가 훼손되지 않도록 포장하고 반도체 회로에 있는 전기선을 외부로 연결하는 공정이다. 반도체 전체 공정 중 후(後)공정에 속한다. 반도체 공정은 크게 전공정과 후공정으로..